كيف تبني واجهة SDR عريضة النطاق: سلسلة الإشارة من ADC إلى FPGA
جوهر الراديو المعرّف برمجياً (SDR): رقمنة الإشارة الراديوية في أقرب مرحلة ممكنة، وترك معالجة الإشارة لـ FPGA. السلسلة النموذجية لواجهة SDR عريضة النطاق: هوائي → LNA → خلاط → ADC → FPGA (DDC + FFT + إزالة التشكيل). في هذه السلسلة، يحدد عرض نطاق أجهزة الإرسال والاستقبال في FPGA، والتخزين المؤقت DDR، وقوة DSP، عرض النطاق اللحظي الذي يمكنك تحقيقه.
1. سلسلة إشارة واجهة SDR
سلسلة استقبال SDR عريضة النطاق كاملة:
1. الهوائي + واجهة RF: استقبال إشارات الأثير، تضخيم عبر LNA، ترشيح ممر النطاق.
2. المزج / الاستقبال المباشر: إما خفض التردد إلى IF ثم أخذ العينات، أو الاستقبال المباشر RF (ADC عريض النطاق يأخذ عينات DC~6 جيجاهرتز).
3. أخذ العينات ADC: رقمنة الإشارة التناظرية، إخراج بيانات تسلسلية JESD204B.
4. معالجة FPGA: استقبال JESD204B → DDC (خفض رقمي للتردد) → FFT / إزالة التشكيل → رفع إلى المضيف عبر PCIe.
يقوم FPGA في هذه السلسلة بثلاث مهام: استقبال البيانات التسلسلية عالية السرعة، إجراء خفض رقمي للتردد في الزمن الحقيقي، نقل البيانات إلى المضيف عبر PCIe. هذه المهام الثلاث تحدد اختيار FPGA.
2. كيف تحسب عرض النطاق اللحظي
المقياس الأهم في SDR هو عرض النطاق اللحظي (Instantaneous Bandwidth, IBW) — النطاق الذي يمكن لـ FPGA معالجته في الزمن الحقيقي بعد أخذ عينات ADC.
| المقياس | المعادلة | مثال (AD9680 14 بت 1 GSPS) |
|---|---|---|
| معدل أخذ العينات ADC | f_s | 1 GSPS |
| نطاق نيكويست النظري | f_s / 2 | 500 ميجاهرتز |
| عرض نطاق خرج DDC | f_s / decimation | dec=4 → 125 ميجاهرتز |
| معدل خط JESD204B | f_s × 14 بت × حمولة الإطار | ≈ 10.24 جيجابت/ث لكل حارة |
| أزواج أجهزة الإرسال والاستقبال في FPGA | حارات لكل ADC | AD9680 → 4 حارات |
مثال ميزانية عرض النطاق
متطلب المشروع: عرض نطاق لحظي 100 ميجاهرتز، ADC ثنائي القناة.
- ADC: AD9680 (14 بت، 1 GSPS، JESD204B)، 4 حارات لكل قناة @ 10.24 جيجابت/ث.
- قناتا ADC: تحتاج 8 أزواج أجهزة إرسال واستقبال.
- معدل البيانات بعد DDC: 100 ميجاهرتز × قناتان × 16 بت (I/Q) = 3.2 جيجابايت/ث.
- العرض النظري لـ PCIe Gen2 x8 ≈ 3.2 جيجابايت/ث → حمولة كاملة، يلزم هامش.
- الخلاصة: اختر DUK7410T (8× GTP + PCIe Gen2 x8) بالكاد يكفي، لكن يلزم تخزين مؤقت DMA ping-pong.
3. متطلبات موارد FPGA
احتياجات FPGA لواجهة SDR:
| المورد | الغرض | الاحتياج النموذجي (2×100 ميجاهرتز IBW) |
|---|---|---|
| أجهزة إرسال واستقبال عالية السرعة | استقبال JESD204B + رفع PCIe | 8 (ADC) + 4 (PCIe) = 12 زوجاً |
| شريحة DSP | DDC NCO + مرشح FIR + FFT | ~500~800 |
| BRAM | مخزن مؤقت FIFO + ping-pong | ~20~40 ميجابايت |
| عرض نطاق DDR | مخزن مؤقت كبير + PCIe DMA | ≥ 5 جيجابايت/ث |
| وحدات المنطق | IP JESD204B + DDC + PCIe DMA | ~100K~150K LC |
4. اختيار اللوحة حسب السيناريو
مستوى الدخول: DUK7410T (¥9,999) — SDR أحادي القناة 100 ميجاهرتز
8× GTP تكفي لبطاقة ميوزانين واحدة AD9680 (4 حارات)، والأزواج الأربعة المتبقية تعمل PCIe Gen2 x8. 4 جيجابايت DDR3 للتخزين المؤقت ping-pong. مناسب للتعليم، المراقبة الطيفية أحادية القناة.
المستوى الرئيسي: DUF7690T (¥24,999) — SDR ثنائي القناة 200 ميجاهرتز
36× GTH @10.3G، منفذا FMC HPC لبطاقتي ADC ميزانين. 3600 شريحة DSP تتعامل مع 8 قنوات DDC بسهولة. PCIe Gen3 x8 يضاعف عرض النطاق. مناسب للمراقبة الطيفية عريضة النطاق، نماذج الحرب الإلكترونية.
المستوى العالي: XCKU15P (¥15,999) — SDR بالاستقبال المباشر RF
أجهزة إرسال واستقبال GTY 28G تدعم معدل خط JESD204C 24 جيجابت/ث. 8 جيجابايت DDR4 ECC 19.2 جيجابايت/ث. مناسب للاستقبال المباشر RF (6 جيجاهرتز ADC)، MIMO متعدد القنوات، نماذج الصفائف الطورية.
5. ثلاثة مطبات شائعة
المطب 1: معدل خط JESD204B يتجاوز حد أجهزة الإرسال والاستقبال
AD9680 عند السرعة الكاملة 1 GSPS له معدل خط ≈ 10.24 جيجابت/ث. GTP في DUK7410T يصل إلى 6.6 جيجابت/ث فقط — لا يمكن التوصيل! يلزم خفض معدل أخذ العينات إلى 250 MSPS (معدل الخط ≈ 2.5 جيجابت/ث). أو الترقية إلى DUF7690T (GTH @10.3G).
المطب 2: عرض نطاق DDR غير كافٍ يسبب فقدان البيانات
بيانات 3.2 جيجابايت/ث بعد DDC يجب كتابتها في DDR ثم قراءتها عبر PCIe. DDR3 14.9 جيجابايت/ث يكفي نظرياً، لكن كفاءة التبديل قراءة/كتابة الفعلية 60% فقط — ≈ 9 جيجابايت/ث. احسب جيداً عند التشغيل ثنائي القناة؛ إذا لم يكفي، اترقَ إلى DDR4.
المطب 3: عدم محاذاة الساعة، JESD204B لا يقفل المزامنة
JESD204B يتطلب محاذاة Device Clock + SYSREF. يجب أن تصل ساعة بطاقة ADC الميزانين عبر دبوس FMC CLK0 إلى مدخلات الساعة العامة MRCC/SRCC في FPGA. إذا كان توجيه PCB خاطئاً، فلن تنفع أغلى شريحة.
واجهة SDR ليست بشراء أغلى FPGA، بل بصحة حسابات معدل خط ADC، وعرض النطاق اللحظي، والتخزين المؤقت DDR، ورفع PCIe. ثلاث حسابات — أزواج أجهزة الإرسال والاستقبال، DSP، عرض نطاق DDR — واختيار اللوحة ينتج طبيعياً.
