لوحات تطوير FPGA / SoM / تصميم مخصص / تكامل IP
info@profpga.net +86 18621324348
الرئيسية/المدونة/تحليل الحلول/نظام وحدات FMC: توسيع الواجهات التناظرية وعالية السرعة بمعيار VITA 57
تحليل الحلول

نظام وحدات FMC: توسيع الواجهات التناظرية وعالية السرعة بمعيار VITA 57

2026-10-13 زمن القراءة التقديري: 10 دقيقة فريق البحث والتطوير في دويوان إلكترونيكس

لوحات FPGA لا تكفي واجهاتها أبداً: تحتاج إلى ADC عالي السرعة أو وحدة ألياف بصرية أو مستشعرات LVDS — ولا تريد إعادة تصميم اللوحة المطبوعة في كل مرة. FMC (FPGA Mezzanine Card، معيار VITA 57) يحل هذا: لوحة حاملة واحدة + مكتبة وحدات قياسية، بدّل الوحدة تتغير الواجهة. في هذا المقال نشرح LPC مقابل HPC، ميزانية الدبابيس، وتكوينات الوحدات الشائعة.

1. ما هو FMC: واجهة قياسية بين اللوحة الحاملة والوحدة

نُشر معيار FMC من قبل اتحاد VITA عام 2008 (VITA 57). الفكرة الأساسية:

  • اللوحة الحاملة (Carrier): FPGA + DDR + PCIe موارد أساسية ثابتة على المدى الطويل
  • الوحدة (Mezzanine): ADC/DAC، ألياف بصرية، HDMI، وحدات I/O LVDS — تُبدّل حسب الحاجة
  • الموصل: موصل board-to-board عالي السرعة ينقل الإشارات والتاقت والتغذية

لوحة حاملة واحدة مع وحدات مختلفة تتحول إلى بطاقة جمع بيانات أو منصة SDR أو لوحة معالجة فيديو — دون إعادة تصميم PCB أو إعادة تحقق.

2. LPC مقابل HPC: كيف تختار ميزانية الدبابيس

يتوفر FMC بحجمين، يختلفان في عدد transceivers وإجمالي I/O:

البند FMC LPC (Low Pin Count) FMC HPC (High Pin Count)
Transceivers عالية السرعة (GTP/GTX/GTH) زوجان 10 أزواج (8~10 متاح)
دبابيس I/O أحادية الطرف ≤ 34 زوجاً ≤ 80 زوجاً
دبابيس I/O تفاضلية ≤ 17 زوجاً ≤ 40 زوجاً
إجمالي I/O ≈ 68 ≈ 160
أزواج التاقت زوج واحد زوجان
حالات الاستخدام ADC بطيء، مستشعرات LVDS، توسع بسيط ADC/DAC عالي السرعة، ألياف بصرية، واجهات عالية السرعة متعددة القنوات

القاعدة: احسب transceivers أولاً

إذا كانت وحدتك تحتاج أكثر من زوجين من transceivers (مثل ADC رباعي القنوات 1Gsps، وحدة QSFP للألياف)، اختر HPC. LPC لديه 2 transceiver فقط — الوحدة عالية السرعة لن تعمل بكامل طاقتها.

لوحات Duyuan الحاملة:

  • DUF7690T: منفذا FMC HPC مزدوجان (2×10 أزواج transceivers) — لوحدات عالية السرعة متعددة القنوات
  • DUK7325T: منفذ FMC HPC واحد — خيار اقتصادي
  • PBC7K325G: منفذ FMC LPC واحد — توسع مبدئي

3. كيف تُنظم دبابيس FMC

دبابيس موصل FMC محددة في معيار VITA 57:

نوع الدبوس العدد (HPC) الغرض
أزواج GTX/GTH transceivers 10 أزواج تسلسلي عالي السرعة: JESD204B ADC، ألياف بصرية، PCIe
أزواج التاقت التفاضلية (CLK0/CLK1) زوجان تاقت أخذ العينات من الوحدة إلى FPGA
I/O أحادي الطرف (مجموعة LA) ≤ 80 تحكم، تشغيل، LVDS بطيء
إشارات النظام ثابت PRSNT، SPI، I2C، UART، تمكين التغذية
دبابيس التغذية ثابت +12V، +3.3V، +VADJ (جهد I/O قابل للضبط)

لماذا +VADJ مهم

+VADJ يغذي واجهة I/O في الوحدة — يجب أن تتطابق اللوحة الحاملة والوحدة:

  • LVDS عادة 2.5V / 1.8V
  • LVCMOS 3.3V / 1.8V / 1.5V
  • بعض وحدات ADC عالية السرعة تحتاج 1.8V أو 1.5V

+VADJ في اللوحة الحاملة قابل للبرمجة عبر دوائر التغذية. تحقق دائماً من datasheet للوحدة قبل التشغيل — الجهد الخاطئ يدمر I/O.

4. تكوينات وحدات FMC الشائعة

1. وحدة ADC عالية السرعة (JESD204B)

تكوين نموذجي: ADC رباعي القنوات 14-bit 250MS/s عبر JESD204B.

  • التاقت: الوحدة توفر تاقت أخذ العينات عبر CLK0 إلى FPGA
  • مع DUF7690T: منفذا HPC يسمحان بوحدتي ADC لجمع 8 قنوات
الأزواج المطلوبة من transceivers: 4~8 (1~2 لكل قناة) → HPC مطلوب

2. وحدة الألياف البصرية (SFP+/QSFP)

تكوين نموذجي: 4× SFP+ 10G وحدات إرسال بصرية.

  • الأزواج المطلوبة: 4 أزواج → HPC كحد أدنى
  • التاقت: اللوحة الحاملة توفر التاقت المستعاد أو إدخال تاقت خارجي
  • مع XCKU15P: HPC + transceivers UltraScale+، يعمل 10G/25G دون مشاكل

3. وحدة I/O الفيديو (HDMI/SDI)

تكوين نموذجي: 4× HDMI إدخال + 2× HDMI إخراج.

  • الأزواج المطلوبة: 0~2 (الفيديو يعمل متوازياً/LVDS، ليس عبر GTX)
  • I/O أحادي الطرف: ~40~60 → HPC أو LPC كلاهما يعمل
  • مع DUK7410T: LPC كافٍ، يوفر التكلفة

5. ثلاثة مطبات في توسع FMC

المطب 1: LPC لا يشغّل وحدة عالية السرعة بكامل طاقتها

LPC لديه زوجان فقط من GTX. وحدة JESD204B ADC رباعية القنوات على LPC تعمل بنصف القنوات فقط. احسب أزواج transceivers قبل الشراء.

المطب 2: عدم تطابق جهد +VADJ

الوحدة تتطلب 1.8V، واللوحة الحاملة مضبوطة افتراضياً على 2.5V — I/O يتدمر عند التشغيل. تحقق دائماً من متطلبات +VADJ للوحدة.

المطب 3: توجيه التاقت الخاطئ

وحدات JESD204B تحتاج إلى Device Clock مخصص وتاقت مستعاد. يجب أن تصل دبابيس CLK0/CLK1 إلى مدخلات التاقت العامة MRCC/SRCC في FPGA. التخطيط السيئ للدبابيس وقت التصميم = لا يمكن إصلاحه لاحقاً.

قيمة FMC ليست «منفذاً إضافياً» بل «لوحة حاملة واحدة تُعاد استخدامها لكل السيناريوهات». اختر LPC مقابل HPC بشكل صحيح، اضبط +VADJ بشكل صحيح، احسب transceivers بشكل صحيح — فعندئذٍ يقدم نظام FMC قيمته فعلاً.

>

— فريق هندسة Duyuan

ADCFMCVITA57ألياف بصريةواجهات عالية السرعة
دويوان إلكترونيكس · مقال تقني أصلي
‹ المقال السابق

دمج أربع قنوات 1080p في إخراج 4K: دفتر حساب عرض النطاق

ألم يحل المقال مشكلتك؟

اتصل بنا باحتياجاتك المحددة للحصول على دعم فني مباشر.

اتصل · +86 18621324348